CLIPPEDIMAGE= JP403191533A

PAT-NO: JP403191533A

DOCUMENT-IDENTIFIER: JP 03191533 A TITLE: FIELD-EFFECT TRANSISTOR

PUBN-DATE: August 21, 1991

INVENTOR-INFORMATION:

NAME

HIRAMATSU, SHIGERU

ASSIGNEE-INFORMATION:

NAME

SONY CORP

COUNTRY

N/A

APPL-NO: JP01331595

APPL-DATE: December 21, 1989

INT-CL_(IPC): H01L021/338; H01L029/50 ; H01L029/812

US-CL-CURRENT: 257/280

ABSTRACT:

PURPOSE: To avoid the fall of a gate electrode and the generation of a distortion to keep the stability of the title transistor, to inhibit the deterioration of the characteristics of the transistor and the generation of a defective and to contrive the improvement of the reliability and productivity of the transistor by a method wherein the form of the channel of the transistor

is formed into a pattern bent or curved non-linearly in respect to the direction of a channel width.

CONSTITUTION: This field-effect transistor is a field-effect transistor having a gate electrode with a sectional form that the width on the side of the upper part of the electrode is formed wider than the width, by which a channel length

is specified, on the side of the base part of the electrode and the form of a channel of the transistor is formed into a pattern bent or curved non-linearly in respect to the direction of a channel width shown by an arrow (b) in the diagram. In this case, even if a force in the transverse direction acts as shown by arrows (c) and (d), for example, at a certain stage of a manufacturing

process, the force is dispersed in a plurality of directions as a whole because

the side of the base part of the T-type gate electrode 3 is formed narrow on the individual sections of the electrode 3. Thereby, the fall of the

3 can be avoided, the deterioration of the characteristics of the transistor and the generation of a defective are inhibited and the improvement of the reliability and productivity of the transistor can be contrived.

COPYRIGHT: (C)1991, JPO&Japio

10/10/2001, EAST Version: 1.02.0008

⑲ 日本 国特 許 庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A) 平3-191533

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)8月21日

H 01 L 21/338 29/50 29/812

J 7738-5F

> 7735-5F H 01 L 29/80 7735-5F

H

審査請求 未請求 請求項の数 1

(全6頁)

会発明の名称 電界効果トランジスタ

> 20特 顧 平1-331595

220出 願 平1(1989)12月21日

(2) 発明者 亚 松

茂

東京都品川区北品川6丁目7番35号 ソニー株式会社内

ソニー株式会社 勿出 願 人

東京都品川区北品川6丁目7番35号

個代 理 人 弁理士 松隈 秀盛

発明の名称 電界効果トランジスタ

特許請求の範囲

断面形状が、チャネル長を規定する基部側の幅 より上部側で幅広とされたゲート電極を有する電 界効果トランジスタにおいて、

そのチャネル形状をチャネル幅方向に関して非 直線的に屈曲ないしは湾曲したパターンとしたこ

を特徴とする電界効果トランジスタ。

発明の詳細な説明

(産業上の利用分野)

本発明は電界効果トランジスタ(FET)、特 にショットキゲートを有するショットキゲート型 FETいわゆる MES-FET、或いは高電子移動度 トランジスタ、すなわち2次元電子ガスチャネル 型のPETによるいわゆるHEMT等に適用する電界 効果トランジスタに係る。

(発明の概要)

本発明は、断面形状がチャネル長を規定する基 部側の帽より上部側で幅広とされたゲート電極を 有する電界効果トランジスタにおいて、そのチャ ネル形状をチャネル幅方向に関して非直線的に屈 曲ないしは湾曲したパターンとし、ゲート電極の 倒れや歪みの発生を回避して安定性を保ち、特性 の劣化や不良品の発生を抑制して、信頼性の向上 をはかる。

(従来の技術)

近年超高周波回路への応用を目指して、低雑音 かつ髙利得な半導体装置、敗いはそのモノリシッ ク集積回路ICの研究開発が活発化している。

マイクロ波応用としてはすでにGaAs系のMES - F B T、 或いは同様のショットキゲート型の 2 次元電子ガスチャネルによる高電子移動度電界効 果トランジスタHEMTなどの半導体装置の実用化が 進められている。

これらトランジスタの高周波特性、例えばこの 場合遮断周波数「マや最大周波数 (**** 等の高周 波特性の向上をはかるために、益々短ゲート長化 が要望されている。

一方高周波トランジスタの特性を示す重要な指数の1つに最小雑音指数Nrainがある。Nrainはゲートソース間容量Cgsや、ソース抵抗Rs、ゲート抵抗Rg等の増加に伴って増大するので、このNrainに対してゲート抵抗Rg、ソース抵抗Rs及びゲート・ソース間容量Cgsは重要なパラメータとなる。

ところが、上述したように高周波特性の向上のために短ゲート長化をはかると、その金属ゲート電極が細くなることによって、付随的にゲート抵抗Rgが増加する。従って高周波特性例えば「「、「nax の向上と最小雑音指数 Nyainの低減化との関係は相容れないものとなっている。

このような不都合を回避する方法として、金属ゲート電極の断面形状を、ショットキゲートを形成する接触部すなわち半導体基体との接触部においてはこれを狭隘化して短ゲート長化をはかるものの、これより上層の部分は断面の形をほぼ下字

ある段階で横方向の力が働いたとき倒れたり、或 いはその一部に歪みが生じる場合がある。

また、第4図に示すようにゲート電極(3)を絶縁 層(6)例えば SiN層で全面的に覆い、ゲート電極(3) の基部を覆う場合においても、削述したゲート/ ドレイン間容量 Casの低波化をはかる上で、誘電 率が空気より大である絶縁層の厚さをなるべく小 とする必要があり、絶縁層(6)の厚さしは例えば 500人以下とされている。このため、ゲート電優 (3)の基部側の安定性をこの絶縁層(6)によって充分 に保つことは難しく、特性の劣化や不良品の発生 を来し、信頼性及び生産性の低下を招く。

(発明が解決しようとする課題)

本発明は、上述したようなゲート電極の倒れや 歪みの発生を回避して安定性を保ち、特性の劣化 や不良品の発生を抑制して信頼性及び生産性の向 上をはかる。

(課題を解決するための手段)

型、又はこれに類似した「字型等のゲート電極構造とすることが試みられている。

第4図はこのような下字型構造のゲート電極を有するFETの製造過程の略線的断面図である。 第4図において、(1)はサプストレイト、(2)はチャネル形成層、(3)は下字型ゲート電極、(4)はソース 電極、(5)はドレイン電極、(6)は絶縁層である。

第4図に示すように、下字型ゲート電極(3)の上部の幅Wg は幅広で、例えば $0.5\sim0.7\mu$ m とされ、基部側の幅すなわちゲート長しg は幅狭で、例えば $0.15\sim0.2\mu$ m とされている。

しかしながら1Cにおいては、そのゲート電極は、端子導出或いは他との接続に供するべく比較的長く、すなわちチャネル幅方向に長く、かつ直線的に延在形成させるパターンが多くとられる。ところがこの場合、上述したようにゲート長 L 8 がより幅狭化されると、このゲート電極(3)は例えば第4 図紙面に対してほぼ垂直な方向に直線状とされるため、横方向すなわち第4 図中矢印 a で示す方向に対して強度が小であるため、製造工程の

本発明による電界効果トランジスタの各例の要 部の略線的拡大平面図を第1図及び第2図に示す。

本発明は、第1図に示すように断面形状がチャネル長を規定する基部側の幅より上部側で幅広とされたゲート電極を有する電界効果トランジスタにおいて、そのチャネル形状を矢印 b で示すチャネル幅方向に関して非直線的に屈曲ないしは湾曲したパターンとする。

(作用)

上述したように本発明は、第1図に示すように 矢印 b で示すチャネル幅方向に関して、全体とし てはこの方向に沿って直線的でありながら、1以 上の屈曲部ないしは湾曲部を有する、非直線を 形状のパターンとするので、T字型ゲート電極(3) の基部側が幅狭となっているために受ける機動の の力が、例えば矢印c及び d で示すように複数の 方向に分散される。従って矢印 b で示すチャル 幅方向に対して、チャネル幅に直交する矢印 a で 示す機方向に働く力は、実質的にその力の大き が小となり、T字型ゲート電極(3)の倒れや、歪み の発生を回避することができ、特性の劣化や不良 品の発生を抑制して、信頼性及び生産性の向上を はかる。

(実施例)

本発明による電界効果トランジスクの各例をその略線的平面図を示す第1図及び第2図と、断面図を示す第3図Dを参照して説明する。

(12) は基体、(3) は断面形状が、チャネル長を規定する基部側の幅より上部側で幅広とされたゲート電極、例えば断面下字型のゲート電極を示す。 (4) 及び(5) はそれぞれソース及びドレイン電極である。

ゲート電極(3)は、例えば第1図及び第2図で、 矢印 b に示すチャネル幅方向に関して、全体とし てはこの方向に沿って直線的でありながら、例え ば第1図に示すように波形に往復する複数の湾曲 郎ないしはジグザグに屈曲する複数の屈曲部を有 する非直線的な形状のパターンとする。

を形成して、所要の幅Wg をもち、例えば第1図 に示すように湾曲部をもったパターンに、フォト リソグラフィの適用によりパターニングを行う。

次に第3図Bに示すように、遮光暦(23)に対してフォトレジスト(24)の開口(24a)を通じて等方性エッチングを行い、次にゲート長しgの幅をもち、例えば第1図に示すような湾曲部をもったパターンに、電子ビームEBの走査によるパターンの発光を行って後、現像処理をして露光部を除去することによってパターニングを行い、開口(22a)を形成する。この電子ビームの走査はプログラム人力による機械的操作によって簡単かつ精密に行うことができる。

次に第3図Cに示すように、開口(22a)及び(24a)内を含んで全面的にスパッタリング等によりAL等の電極材料層(25)を形成する。

次にフォトレジスト(24)とこの上の電極材料層(25)、さらに電子ピーム用レジスト(22)とこの上の連光層(23)をそれぞれ除去し、第2図Dに示すような下字型のゲート電機(3)を形成する。

ここに、T字型ゲート電極(3)とソース及びドレイン電極(4)及び(5)との間隔しgs及びしgdは、それぞれ一定の幅に形成して、全チャネル幅に渡って一定のFBTの特性、すなわち例えば局部的にソース・ドレイン間電波が流れるなどFBTの破損ないしは不安定な動作が生じることがないようにする。

次に、さらにこの本発明によるFETの理解を容易にするために、断面丁字型ゲート電極の製造方法の一例を各工程における略線的断面図を示す第3図A~Dを参照して説明する。この場合基体(12)は、例えば半絶縁性GaAsサブストレイト(I)上に、例えば n型のチャネル形成層(2)、例えば低不純物濃度のGaAs層を、CVD(化学的気相成長法)等によりエピタキシャル成長させて構成した場合である。

第3図Aに示すように基体(12)上に全面的に電子ピーム用レジスト(22)を形成し、次に遮光層(23)として例えばAU層を全面的にスパッタ等により形成する。この後全面的にフォトレジスト(24)

このような製造工程を経てFETを製造する場合、第3図Bで説明したように、電子ビームEBによりパターニングを行う場合、第3図において紙面に垂直な方向、すなわち第1図及び第2図における矢印bで示す方向のパターニングは、簡単かつ物密に行うことができ、このパターニングをソース及びドレイン電極の形成に適用することにより、第1図及び第2図におけるソース・ゲート間及びゲート・ドレイン間の距離しまる及びしまりを一定に保つことは容易に行うことができる。

なお、実際上ゲート電極(3)にはその端子導出、配線導電層のコンタクト等が行われる幅広のボンディングパッド部が設けられる。このボンディングパッド部においてはその断面形状をT字型等にする必要がなく、全厚みに渡って幅広となし得ることから、このパッド部においては第3図Bで説明した電子ピーム操作による露光作業に代えて通常の光学的露光を行って、開口(24a)の幅と有する開口(22a)とする。この場合、図示しないがパッド部の形成部を含めて、基体(12)の

F B 丁等の素子形成部以外のフィールド部には絶 縁層が形成されていて、これの上にゲート電極の パッド部等が延在形成される。

また図示の例では、断面下字型のゲート電極によるFETに本発明を適用した場合であるが、ゲート電極の上部幅広部がドレイン側に片寄った断面下字型のゲート電極等、その断面形状が、チャネル長を規定する基部側の幅より上部側で幅広とされたゲート電極を有するFETに適用することもできる。

(発明の効果)

上述したように本発明電界効果トランジスタは、第1図及び第2図に示すようにそのゲート電極の形状を、矢印 b で示すチャネル幅方向に関して全体としてはこの方向に沿って直線的でありながら、1以上の屈曲部ないしは湾曲部を有する、非直線的な形状のパターンとする。このような構成によれば、下字型のゲート電極(3)の各断面では、その基部側が幅決となっているために、製造工程のあ


る段階で、例えば矢印 c 及び d で示すように横方向への力が働いても、全体としては複数の方向にその力が分散される。従って矢印 b で示すチャネル幅方向に対して、チャネル幅に直交する矢印 a で示す横方向に働く力は、実質的にその力の発生を抑制し、ある箇所では屈曲ないしは湾曲によってさえられるため、倒れを回避することができる。

図面の簡単な説明

第1図及び第2図は本発明による電界効果トランジスタの各例の要部を示す略線的平面図、第3 図A~Dは、断面下字型ゲート電極の製造方法の一例を示す略線的断面図、第4図は下字型のゲート電極を有するPETの製造過程を示す略線的断

面図である。


(1)はサブストレイト、(2)はチャネル形成層、(12)は基体、(3)はゲート電極、(4)はソース電極、(5)はドレイン電極、(6)は絶縁層、(22)は電子ピームレジスト、(22a) は開口、(23)は遮光層、(24)はフォトレジスト、(24a) は開口、(25)は電極材料層、しgsはゲート・ソース間距離、しgdはゲート・ドレイン間距離、しg はゲート長、Wg はゲート幅、巳Bは電子ピーム、t は厚みである。




T字型のゲート電 極 を有する FETの 長 造過程を示す図 第 4 図

代理人 松膜秀盛

・24 フォトレジスト



電界効果トランジスタの平面図 第1図



手機補正會

平成 2年 5 A 16 B 簡

特許庁長官 古 田文毅 极

1.事件の表示

平成 1年 第331595号

2.発明の名称

出界効果トランジスク

3.補正をする者

事件との関係 特許出願人

住 所 東京都品川区北品川6丁目7番35号

称 (218) ソ

代表取締役 大 賀

4.化 理 人

所 東京都新省区西新省1丁目8番1号 TEL 03-343-582169 (新宿ビル)

氏 名 (8088) 弁理士 松

5. 補正命令の日付 平成 月

6.補正により増加する発明の数

7.福正の対象

明編書の発明の詳細な説明の機、 図面の簡単な説明の棚及び図面。

特許方 2. 5.17



В

23 追光層 22 電子ピー4用レジスト 2 九和形成層}12 基体 ・1 サナストレイト B 220 M o 25 电极材料层 22 3 ゲート包積 .12 基体 D 断面下字型のゲート電極の製造方法の 伊をホイロ 第 3 図

340 M D


- (1) 明細書中、第4頁9行に「幅Wg は幅広で、 例えば0.5~0.7µm」とあるを「長さしazは比 較的長く、例えば0.7~1.5 // */」に訂正する。
- (2) 同、第4頁10行に「ゲート長Lg は幅狭で、」 とあるを「ゲート長しa は比較的短く、」に訂 正する。
- (3) 同、第5頁6行に「ドレイン間容量 Cgs」と あるを「ドレイン間容量Cgd」に訂正する。
- (4) 同、第5頁9行に「500人以下」とあるを、 「1000太以下」に訂正する。
- (5) 同、第8頁1行に「ここに、」とあるを「こ こで、第4図に示すように」に訂正する。
- (6) 同、第8頁13~14行に「例えばn型のチャネ ル形成層(2)、例えば低不純物濃度のGaAs層を、 CVD(化学的気相成長法)」とあるを「例え ばチャネル形成層(2)を、MOCVD (有機金属 化学気相成長法)」に訂正する。
- (7) 同、第8頁19行に「スパッタ等」とあるを 「蒸着等」に訂正する。
- (8) 同、第9頁1行に「帽Wg」とあるを「長さ

8. 補正の内容


しgz」に訂正する。

- (9) 同、第9頁6行に「ゲート長しgの幅」とあるを「ゲート長しgの長さ」に訂正する。
- (10) 同、第9頁14行に「示すように、開口(22a)」 とあるを「示すように、リセス部をエッチング により形成した後、開口(22a)」に訂正する。
- (11) 同、第9頁15行に「スパッタリング等」とあるを「蒸着等」に訂正する。
- (12) 同、第10頁 9 行~10行に「距離しgs及びしed を」とあるを「距離を」に訂正する。
- (13) 同、第13頁7~8行に「しgsはゲート・ソース間距離、しgdはゲート・ドレイン間距離、」と あるを削除する。
- (14) 同、第13頁8~9行に「Wg はゲート幅」と あるを「Lgzは上部メタルの長さ」に訂正する。
- (15) 図面中、第1図~第4図を別紙のとおりに訂正する。


以上




T字型のゲートを 極を有する FETの 最 造過程を示す図 第 4 図



を界効果トランジスタの平面図 第 1 図



電界効果トランジスタの平面回 第 2 図



断面下字型のゲート電極の製造方法の 一切1を示す回 第 3 図